VHDL ile FPGA Tasarimina Giris Dersi
VHDL ile sayısal tasarım kavramlarını inceliyoruz. Sayısal Tasarım Öğreniyoruz. Sektör çalışanından VHDL dersi.
Description
Eğitim Düzeyi: Başlangıç - Orta seviye.
Linkedin Profili için : Fatih İliğ
Çalıştığı Kurum: NOKIA (Poland) - FPGA Tasarim Mühendisi
Güncelleme:
* 20.12.2021 : Geri bildirimler üzerine bütün slaytlar eklenmiştir.
* 27.12.2021 : Örnek sorular bölümü oluşturulmuştur. (Bölüm 10)
Sayısal tasarım mühendisliği son zamanlarda oldukça popüler bir alan olmaya başladı. Özellikle ülkemizde savunma sanayi şirketlerinde ve çeşitli sektörlerde bu alanda iş gücü ihtiyacı doğmaktadır. Bu alanla ilgili güncel gelişmeleri Linkedin'de, özellikler uluslararası şirketlerin alımlarına bakarak (FPGA Engineer, Digital Design Engineer, Verification Engineer vs.) takip edebilirsiniz. VHDL dilinin, özellikle Avrupa ülkelerinde daha sık kullanıldığına tanıklık edeceksiniz. Sonuç olarak bu alan, sizler için bir yurt dışı kapısı veya yurt içinde popüler savunma sanayisi şirketlerinde çalışma imkanı sunabilecek bir alandır.
Bende bu alanda Türkçe kaynağın az olması sebebiyle Udemy platformunda sayısal tasarım ile alakalı ders videoları çekmeye karar verdim. Tabi sizler bu anlatılanlarla yetinmeyip, mutlaka ingilizce kaynaklardan destek alıp her zaman daha çok öğrenmeye gayret etmelisiniz.
VHDL derslerini tecrübelerimle oluşturduğum dokümanlarımdan faydalanarak hazırladım. Vivado ile birlikte örnekleri eş zamanlı olarak göstererek konuları pekiştirmeye çalıştım.
Bu derse başlamadan önce, sayısal tasarım ile ilgili eksiklikleriniz varsa tamamlamanızı öneririm.
Bu derste anlatılacak konular aşağıdaki gibi olacaktır.
DERS 0 - Vivado Anlatım
DERS 1 - VHDL Hakkında
DERS 2 - VHDL tasarım bölümleri
DERS 3 - Nesne Sınıfları
DERS 4 - Data Tipleri (Data Types)
Ders 5 - Operator ve Nitelikler
Ders 6 - Process kavramı
Ders 7 - Concurrent Statements
Ders 8 - Combinational Statements
Ders 9 - Sequential Statements
Ders 10 -Örnekler
Ders 11 - Components
Ders 12- Functions
Ders 13- Package
Ders 14 - Finite State Machines
Ders 15 - Simulation and Testbenches
Faydalı olması dileğiyle.
İyi çalışmalar dilerim.
What You Will Learn!
- VHDL Dili ile Donanım Tasarımı yapmak
- VHDL ile Combinational, Sequential devreler yaratarak RTL model tasarlamak, Finite State machine yapılarını öğrenmek
- Xilinx Vivado kullanarak Simülasyonlar yapmak
- Test bench ve Verification Methodology kavramlarını anlamak
- FPGA yapılarını (Register, Flip Flop, gates) verilog dili ile yaratmak ve kullanımını öğrenmek
- Örneklerle VHDL dilini pekiştirmek ve ilerletmek
Who Should Attend!
- Lisans ve Lisansüstü mühendislik veya teknoloji fakültesi öğrencileri
- Savunma sanayii, havacılık, AR-GE ve bilişim firmalarında, donanım tasarımı pozisyonlarına başvurmayı düşünen adaylar
- Fpga'i hobi olarak öğrenmek isteyen kişiler
- VHDL bilgisini ilerletmek isteyen kişiler